

DOI:10.3969/j.issn.1001-4551.2013.05.012

板级电子封装跌落的失效分析*

金超超,许杨剑*,梁利华

(浙江工业大学 机械工程学院, 浙江 杭州 310032)

摘要: 针对板级TFBGA封装跌落问题的可靠性,建立了JEDEC标准试件的三维有限元模型,采用Input-G方法并综合焊点应变率效应对电子封装结构在跌落冲击下的动态行为以及失效情况开展了研究,并利用内聚力模型模拟得到了结构失效的位置分布,最后比较了不同焊点高度和直径对封装结构抗冲击性能的影响。研究表明,跌落冲击波引起的PCB反复弯曲是导致焊球界面失效的根本原因;离PCB中心最远的两个角焊点处的应力值较大,是容易失效的关键焊点,其失效主要发生在角焊点PCB侧的IMC处,是由PCB和封装体的翘曲及变形程度不一致引起的;通过焊点尺寸参数化的研究能够为封装结构的优化设计提供有益的参考。

关键词: 印刷电路板; 板级跌落; 可靠性; 电子封装; 应变率效应; 内聚力模型; 失效分析

中图分类号: TB12; TN41; TG405

文献标识码: A

文章编号: 1001-4551(2013)05-0565-05

Board-level electronic packaging drop failure analysis

JIN Chao-chao, XV Yang-jian, LIANG Li-hua

(College of Mechanical Engineering, Zhejiang University of Technology, Hangzhou 310032, China)

Abstract: Aiming at the drop reliability of TFBGA package, a 3D finite model based on JEDEC standard was built. Input-G method was adopted and strain-rate effect of the solder joint was considered to investigate the dynamic response and the failure process of electronic packaging structure, at the same time, the failure distribution of the structure was obtained by simulating with a cohesive zone model. Finally, influence of solder height and diameter on its impact reliability was studied. The simulation results show that repeated bending of PCB induced by the shock wave is the fundamental reason to cause the interface failure of solder balls. The larger stress appears at the outmost solder joints, which are easily damaged key solder joints accordingly. The failures are mainly located at IMC near to the PCB side of the key solder joints and caused by the inconsistent warpage of PCB and packaging components. Present parametric modeling and comparison between different sizes of models can provide a significant reference for the optimal design of electronic packaging structure.

Key words: printed circuit board (PCB); board-level drop; reliability; electronic packaging; strain-rate effect; cohesive zone model; failure analysis

0 引 言

众所周知,便携式电子产品很容易在移动环境或使用过程中发生碰撞、跌落而引起失效。随着电子产品的小型化、轻薄化和无铅化,电子产品中焊点的可靠性问题更加严峻。目前,焊点的可靠性研究通常有实验测试和有限元模拟两种方法。实验测试由于具有直观性和相对真实性,是研究人员常采用的研究手

段。但是该方法存在耗时长且成本高的缺点,同时研究者难以测得焊球等细小却关键部位的动态应力/应变响应,并不能对产品可靠性进行完整、准确地评价。因此,在实验的基础上发展一套有效的数值模拟方法成为了现实的手段。

目前,研究者已对焊点在冲击荷载下的失效模拟开展了众多工作^[1-4]。然而以上传统的研究主要集中在分析关键焊点的应力/应变响应以及PCB弯曲变形造成

收稿日期: 2012-11-20

基金项目: 浙江省自然科学基金资助项目(Y1100120、Y6110641);浙江省教育厅资助项目(Y200908204)

作者简介: 金超超(1987-),男,浙江宁波人,主要从事微电子芯片封装方面的研究。E-mail: jxytop@foxmail.com

通信联系人: 许杨剑,男,副教授,博士,硕士生导师。E-mail: xuyangjian571@163.com

的影响,采用某种应力/应变作为焊球的失效准则来预测寿命等方面,并没有详细地对焊点所经历的较大范围屈服以及界面IMC层损伤开裂的整个过程和机理进行充分合理的研究。由于内聚力模型可以很好地模拟界面材料的损伤破坏,近来已被一些研究人员用于焊点失效过程的模拟^[5-7],但对其结合焊点应变率效应开展跌落损伤分析的工作还鲜见报道。

基于JEDEC标准建立板级封装跌落试验的三维有限元模型,本研究采用Input-G方法并综合应变率效应分析跌落/冲击条件下焊点的动态行为,利用内聚力模型来考察焊点连接处的失效情况,为产品的可靠性设计提供参考依据。

1 板级跌落试验及有限元模拟分析

电子元件标准联合会(JEDEC)在2003年颁布的JESD22-B111^[8]标准中,对试验电路板、芯片布置以及测试方法等做了统一的规定。随后,Tee等人^[9]在对跌落试验进行仿真分析时提出了Input-G方法,模拟中研究者可以将整个跌落装置简化成只考虑测试板和封装体,然后在PCB的4个螺栓孔上施加精确的加速度脉冲曲线作为其边界条件。这样做大大减少了数值分析所需的硬件资源,并且计算速度比传统的自由跌落冲击分析方法快很多,因此已被研究人员所广泛采用。

1.1 PCB组件几何建模

仿真模型为10 mm×10 mm×0.8 mm的TFBGA封装体通过焊球连接于标准JEDEC跌落测试板(132 mm×77 mm×1 mm)。由于实际的器件中封装体太多,对计算时间影响非常大,有限元模型只在变形最为严重的PCB中心位置建立1个封装体。本研究用于分析的整体实体模型以及封装体的安装位置如图1所示。




图1 JEDEC标准跌落测试板整体模型

封装体由5.5×5.5×0.25 mm³的硅芯片(Die)、0.26 mm厚的基板(Substrate)和厚度为0.54 mm的封装树脂(MC)组成。焊球的直径和高度分别是0.35 mm和0.21 mm,间距为0.5 mm。焊球与PCB、封装体连接

处各有一层零厚度的IMC层,用来模拟焊料互连的开裂。由于结构的对称性,整体模型被简化为1/4对称模型。详细的三维有限元模型及焊点布局如图2所示。

IMC层采用ABAQUS中的COH3D8内聚力单元,其余单元类型为C3D8R。由于显式算法对短时间内的动态响应分析(尤其大型模型)具有计算高效性,本研究采用ABAQUS/Explicit显式平台进行模拟。模型总共有66 064个单元,78 633个节点。




图2 三维有限元模型

1.2 材料参数

材料属性中,无铅焊点假设为双线性弹塑性材料。由于无铅材料对应变率比较敏感,再加上焊点尺寸相对较小以及跌落时间短,会导致焊点处产生高的应变率,本研究选用考虑应变率效应的Cowper-Symonds模型^[10]。即动态屈服应力 σ_d 随着塑性应变率 $\dot{\epsilon}^p$ 变化而变化:

$$\frac{\sigma_d}{\sigma_0} = 1 + \left(\frac{\dot{\epsilon}^p}{B} \right)^{1/q} \quad (1)$$

式中: σ_0 —准静态下的屈服应力;B,q—模型常数,分别表示参考应变率和幂指数,是材料率敏感性的度量。

焊球具体的材料参数如表1所示。

板级跌落试验的主要现象是界面IMC层的开裂失效,因此对IMC层的处理显得尤为关键。本研究利用混合模式下的双线性内聚力模型来模拟IMC层的损伤失效。该模型采用了二次名义应力准则判断内聚力单元的初始损伤,损伤扩展阶段则采用基于能量释放率的B-K准则。具体的材料参数如表2所示。

基板、PCB以及其他组件的材料属性如表3、表4所示^[11]。

1.3 边界条件

模拟时,本研究采用JEDEC跌落测试推荐的B条件(加速度为1 500 G,冲击脉冲时间为0.5 ms),将该半正弦加速度脉冲施加在PCB螺栓孔的竖直方向。

表1 焊球材料参数

弹性模量/ GPa	泊松比	密度/(kg·m ⁻³)	屈服应力/MPa	B	q
27.8	0.35	8 400	60	100	2.34

表2 内聚力模型材料参数

E/MPa	t _n ⁰ /MPa	t _n ⁰ =t _t ⁰ /MPa	η	G _n ^c /(N·mm ⁻¹)	G _t ^c =G _r ^c /(N·mm ⁻¹)
1e6	60	80	1.45	0.32	0.4

表3 基板和PCB的横观各向同性材料属性

PCB			
E _x , E _y /GPa	15.1	E _z /GPa	6.65
G _{xz} , G _{yz} /GPa	6.82	G _{xy} /GPa	2.98
v _{xz} , v _{yz}	0.39	v _{xy}	0.11
基板			
E _x , E _y /GPa	16.8	E _z /GPa	7.40
G _{xz} , G _{yz} /GPa	7.59	G _{xy} /GPa	3.31
v _{xz} , v _{yz}	0.39	v _{xy}	0.11

表4 其他组件的材料属性

名称	E/GPa	v	ρ/(kg·m ⁻³)
基板/PCB	见表3	见表3	1 910
芯片	131	0.23	2 330
封装树脂	28	0.35	1 890

另外,在模型对称面上施加对称约束。IMC层失效以后还需考虑焊球与基板、PCB的接触。这里采用了通用接触方式,程序会在计算前自动生成包含所有实体的面,并在计算过程中自行判定模型中发生接触的表面。这对大变形问题非常实用。

2 结果讨论分析

2.1 焊料互连失效机理




图3 焊点失效原理

众多研究表明,焊点失效的机理可以用如图3所示的模型来解释。半正弦的加速度载荷施加之后,PCB螺栓处首先受力而开始发生弯曲变形。随后应力波逐渐传递到PCB中心、焊球以及封装结构上。冲击载荷消失后,整个器件随惯性进行自由振动,并且在内力的作用下,PCB发生上、下反复的弯曲变形,使

得焊点处承受着交变的拉应力和压应力,最终在IMC界面层应力/应变较大处产生损伤并开裂。由此可知,PCB反复弯曲变形是导致焊料互连失效的根本原因。

PCB首次达到负方向最大位移时的变形图如图4所示。从图4中可以看到,位移基本是沿着螺栓孔(载荷施加位置)与PCB中心(最远端)呈梯度分布。在时间历程曲线图里,可以看到应力波的传递过程。PCB中心相对螺栓孔中心处的位移(挠度)随时间的变化曲线如图5所示。

从图5中可以看出,经过1 ms后PCB中心位置正好达到最大位移值,即,PCB中心挠度为3.42 mm。这时滞后加速度消失后0.5 ms。另外,由图5可知,PCB的振动呈周期性变化,并且随着时间的推移逐渐衰减,其大小以及趋势与Tee的实验结果接近,由此证明模拟结果是正确的。




图4 PCB最大弯曲时的变形云图




图5 PCB中心挠度曲线

2.2 焊球的应力

在跌落冲击过程中,焊点处的应力/应变往往呈多轴状态分布。因此研究者在分析焊点的动态力学行为时,通常采用表征综合效应的Von Mises等效应力来描述焊点的应力响应。Von Mises等效应力达最大值时的分布云图如图6所示。

从图6中可以清晰地看出,靠外侧的两排焊点所受的应力明显比较大。其中,离PCB中心最远的两个角焊点处的应力最大,因而是关键焊点。在关键焊点的上、下两个界面上,在外角的位置都出现了应力集

中。这是由于PCB发生了沿长度和宽度方向的变形,且边缘变形最大引起的。因而越远的焊点处所受的变形力越大,容易发生失效。




图6 焊球 Von Mises 等效应力分布图

2.3 IMC层的失效

板级跌落中,IMC层在整个焊料互连结构中占据重要的地位,它对整个结构的可靠性起着决定性作用。本研究利用内聚力模型来模拟焊球与PCB和封装体之间的界面IMC层的失效,结果显示最终出现损伤破坏的是PCB侧的IMC层。PCB侧IMC层的最终损伤情况如图7所示。




图7 PCB侧内聚力单元损伤情况

由图7可知,位于边缘外侧的内聚力单元损伤比较大。损伤区域与图6中 Von Mises 等效应力较大部分发生的位置相似。这也进一步证明了在这些位置的焊球承受的应力/应变最大,IMC层最容易发生失效。此外,可从图7中看出,损伤是从角焊点的最外侧开始逐渐向内扩展,随着时间的推移最终导致焊点连接的失效。其可能存在的原因是:在振动过程中,PCB在离中心最远的关键焊球处产生的翘曲变形最大,同时,由于PCB和封装体的翘曲及变形程度不一致,这使得焊点会被上下两侧拉扯,内聚力单元的损伤失效如图8所示。

经综合分析可知,IMC层受到较大的正应力和剪应力的共同作用,因此出现了目前的失效方式。本研究通过数值模拟进一步验证了前述开裂失效机理的分析是合理的。另外,由于PCB侧应力值大,最终的结果就是在拉扯比较大的PCB侧IMC首先开始发生损伤。




图8 内聚力单元的损伤失效

2.4 焊球高度对可靠性的影响

本研究按照上述模型及加载条件,研究了焊球高度对IMC层损伤情况的影响,考察了在0.15 mm、0.18 mm、0.21 mm和0.24 mm 4种焊点高度下的跌落模拟。在模拟中保持焊点直径及上下截面的面积不变,本研究提取了关键焊点上的最大剥离应力以及失效面积等信息。最终得到的结果如表5所示。由表5可知,焊点高度对跌落可靠性有着一定的影响。

表5 模拟得到的数据

焊球高度/mm	最大剥离应力/MPa	IMC失效面积/(%)
0.15	106.181	2.18
0.18	114.64	2.20
0.21	97.827	2.11
0.24	125.836	6.62




图9 焊点高度对最大剥离应力的影响

跌落冲击下关键焊点的最大剥离应力与焊点高度的变化关系如图9所示。总体来看,焊点的最大剥离应力随焊点高度的增加呈现出先增大后减小再增大的现象。当焊点高度在0.21 mm左右时,其最大剥离应力明显小于其他高度时的应力值,说明此时的焊

点抗跌落性能比较好。

2.5 焊球直径对可靠性的影响

在焊点高度不变的条件下,关键焊点的最大剥离应力随焊点直径变化的关系曲线如图10所示。由图10可知,当焊点直径在0.31 mm~0.37 mm内时,焊点最大剥离应力随着焊点直径的增大而减小,这可能是因为IMC层的面积增加导致焊点连接强度的增加,从而在焊点处产生较小的应力。此外可以看到,当焊点直径大于0.35 mm时,其对应力的影响作用逐渐减弱,对焊点抗冲击性能的影响趋于平缓。这一点也对封装的可靠性设计也有着一定的参考价值。




图10 焊点直径对最大剥离应力的影响

3 结束语

基于JESD22B-111标准,结合内聚力模型,本研究对无铅TFBGA组件板级跌落试验的失效过程做了模拟,得到了以下结论:

(1)跌落模拟结果显示,靠外侧边缘上的焊点承受应力/应变较大,最外端角点处的焊点是关键焊点,最大应变多集中在焊点的外角处,并由外向内递减分布。

(2)IMC失效发生在PCB侧角焊点的外角处,然后随时间逐渐向内扩展,该位置和焊球失效前应力/应变最大位置基本相同。

(3)比较了不同焊点高度和直径对焊点可靠性的影响,得到的结果对于优化微电子封装中焊点的结构有着重要的指导意义。

参考文献(References):

[1] TEE T Y, NG S H, LIM C K, et al. Board Level Drop Test and Simulation of TFBGA Packages for Telecommunication Applications [C] // Proceeding of the 53th Electronic Components and Technology Conference. New Orleans, Louisiana: [s.n.], 2003: 121-129.

- [2] JENG S T, SHEU H S, YEH C L, et al. High-G drop impact response and failure analysis of a chip packaged printed circuit board [C] // Proceeding of the 7th Electronics Packaging Technology Conference. Singapore: [s.n.], 2005: 631-635.
- [3] ZHU L P, WALT M. Drop impact reliability analysis of CSP packages at board and product system levels through modeling approaches [C] // Proceeding of the 2004 ITH-ERM 9th Intersociety Conference. Las Vegas: [s.n.], 2004: 296-303.
- [4] TEE T Y, LUAN J E, PEK E, et al. Advanced Experimental and Simulation Techniques for Analysis of Dynamics Responses during Drop Impact [C] // Proceeding of the 54th Electronic Components and Technology Conference. Las Vegas, Nevada: [s.n.], 2004: 1088-1094.
- [5] ERINC M, SCHREURS P J G, GEERS M G D. Intergranular thermal fatigue damage evolution in SnAgCu lead-free solder [J]. **Mechanics of Materials**, 2008, 40(10): 780-791.
- [6] JING J P, GAO F, JOHNSON J, et al. Simulation of dynamic fracture along solder-Pad interfaces using a cohesive zone model [J]. **Engineering Failure Analysis**, 2009, 16(5): 1579-1586.
- [7] TOWASHIRAPORN P, SUBBARAYAN G, DESAIB C S. A hybrid model for computationally efficient fatigue fracture simulations at microelectronic assembly interfaces [J]. **International Journal of Solids and Structures**, 2005, 42(15): 4468-4483.
- [8] JEDEC Solid State Technology Association. JESD22-B111: Board Level Drop Test Method of Component for Handheld Electronics Products [S]. JEDEC solid state Technology Association, 2003.
- [9] TEE T Y, LUAN J E, PEK E, et al. Novel Numerical and Experimental Analysis of Dynamic Responses under Board Level Drop Test [C] // Proceeding of the 2004 EuroSimE 5th International Conference. France: [s.n.], 2004: 133-140.
- [10] COWPER G R, SYMONDS P S. Strain hardening and strain-rate effect on the impact loading of cantilever beams [R]. Division of Applied Mathematics, Brown University, 1957.
- [11] YEH C L, LAI Y S. A Numerical Approach Towards the Correlation Between Ball Impact Test and Drop Reliability [C] // Proceeding of the 8th Electronics Packaging Technology Conference. Singapore: [s.n.], 2006: 161-167.

[编辑:张翔]